51/AVR单片机技术驿站！  <在线翻译> ┆    便利工具    特色网址  ┆ 无弹窗、无插件的绿色站点...  英才招聘   学历查询 ┆ 喜欢>>收藏我站 

当前位置：首页 > 电路图集 > 基础电路集 > 详细内容
逻辑信号的长延时电路图
发布时间：2009/7/11  阅读次数：919  字体大小: 【小】 【中】【大】

       如果想要使串行输入逻辑信号Vt延时输出，则可以采用如图所示的电路。此电路采用一片RAM和一片二进制计数器，二者采用同一时钟信号CP。在时钟信号前半周期内，计数器内容加1，其输出作为读出数据的地址。在时钟信号后半周期内，新的输入内容Vf写入到同一单元，此信号须经过td=2n+1Tcp时间才被读出，此处Tcp为时钟信号周期。

  

  

上一篇：多级输出的延迟电路图 下一篇：使用LM122的1小时定时器电路
我要评论
  • 匿名发表
  • [添加到收藏夹]
  • 发表评论：(匿名发表无需登录，已登录用户可直接发表。) 登录状态：未登录
最新评论
所有评论[0]
    暂无已审核评论!

┊ 网站导航 ┊ 管理登陆 ┊ 免责声明 ┊ 问题反馈 ┊ 友链说明┊
本站部分内容来自网络共享资源，如有冒犯您的权利请来信告之删除或纠正！
不得对本站进行复制、盗链或镜像，转载内容须获得同意或授权；欢迎友情链接、站务合作！
    我要报警 Alexa
 mcusy_cn#126.com (请把#改成@) 交流：522422171
本站学习交流群：138..158(高级群1-满)、77930286(高级群2)、61804809(群3)
Copyright© MCUSY All Rights Reserved
本站网警备案号： WZ36040002485
  ICP备案证书号：粤ICP备09034963号